NAND Flash纠错策略优化研究

作     者：刘传奇 

作者单位：华中科技大学 

学位级别：硕士

导师姓名：刘景宁

授予年度：2018年

学科分类：08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

主      题：闪存 纠错码 保留错误 读干扰 重映射 

摘      要：随着芯片制程工艺的降低以及3D堆叠技术的出现,NAND Flash芯片的存储密度越来越高,物理块也越来越大。与此同时,NAND Flash的原始错误率(Raw Bit Error Rate,RBER)急剧增加,使用寿命大为缩短,数据保留错误和读干扰情况也越来越严重,大大影响了NAND Flash数据存储的可靠性。BCH(Bose、Ray-Chaudhuri、Hocquenghem)纠错码是基于NAND Flash的SSD(Solid-State Drive)保证其可靠性的一种重要途径。但是随着芯片原始错误率的增加,满足NAND Flash芯片纠错能力要求的低延迟BCH码译码器需要占用大量的硬件资源。论文提出了一种适用于NAND Flash的面积优化BCH译码器设计方法。通过复用关键方程求解和钱氏搜索模块中的通用有限域乘法器,减小了BCH译码器的硬件开销。在实际硬件平台上测试发现,NAND Flash中数据保留错误(Retention Error)随时间呈现出非线性变化;当数据保留时间较长时,读干扰能够减少NAND Flash的整体错误。提出了一种读干扰感知的保留错误纠正策略(Read Disturb-Aware Retention Error Correction Strategy)。通过加大读干扰较多的物理块的数据重映射刷新间隔,减少系统I/O操作次数并提升了I/O性能。在真实的硬件上完成了BCH编、译码器的设计与实现。测试表明,BCH译码器能够在保证译码时延不变的情况下降低13%的硬件开销。在仿真平台上实现了读干扰感知的保留错误纠正策略。测试表明,相比于最新的RM(Refresh Minimize)策略,该策略能够减少SSD 22%的平均读响应时间、16%的平均写响应时间和20%的请求平均响应时间,降低40%的擦除次数、23%的写操作次数以及51%的页迁移次数。有效的降低了系统I/O操作次数并提升了I/O性能。