基于JTAG的DSP和ARM芯片引脚故障注入技术研究

作     者：王科 

作者单位：西安电子科技大学 

学位级别：硕士

导师姓名：蔡觉平

授予年度：2017年

学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 

主      题：故障注入 JTAG技术 边界扫描链 DSP ARM 

摘      要：半导体技术的进步,使得现代电子系统不断向高密度和高复杂度的方向发展,同时也对系统可靠性评估提出了很大的挑战,特别是在对可靠性高度敏感的航空航天领域,保证运行过程中的稳定性成为系统设计的关键环节。故障注入技术作为一种可靠性验证手段,通过加速故障发生,在设备正式投入使用之前对其进行故障响应分析,已成为电子系统可靠性评估方法学中一个重要的研究领域。目前对于软件和仿真层面的故障注入技术研究相对较多,直接对硬件的故障注入研究相对欠缺,特别是对器件引脚的故障注入,还没有形成规范性以及有效的故障注入方法,基于这样的背景,本文根据实际科研项目需求,设计了一套针对嵌入式芯片引脚的故障注入系统,同时详细介绍了系统的软硬件实现和故障注入原理,并针对两款实际的芯片进行了设计验证。本文主要进行了以下几方面的工作:(1)首先研究和分析了IEEE 1149.x协议规范,在深入理解JTAG技术基本原理的基础上,利用计算机并口,设计实现了一种模拟JTAG端口时序的方法,通过与实际芯片的边界扫描逻辑连接并成功通信,验证了该方法的正确性。(2)设计了一种针对嵌入式芯片引脚的故障注入系统,对系统的设计原理、整体框架结构,以及各组成部分的具体功能进行了详细介绍,同时根据扫描链结构特点和引脚的实际故障模型,提出了一种基于目标芯片JTAG扫描链结构的引脚故障注入控制方法,并重点介绍了故障注入控制软件的基本框架设计。(3)选择了一款型号为TMS320F2812的典型嵌入式DSP芯片,并进行具体的引脚故障注入设计实现,通过全面分析目标芯片的边界扫描逻辑结构,分别针对这款芯片在加电和在线模式下的引脚故障注入过程进行了设计,并在实验室环境下通过该系统对DSP的引脚进行故障注入测试验证,结果表明该系统可以实现低速的引脚故障注入,当非故障引脚信号变化过快时会受到注入过程的影响。(4)针对ARM芯片进行故障注入设计,基于ARM处理器提供的边界扫描扩展功能,提出了一种在嵌入式芯片调试模式下,通过内部扫描链控制处理器内核进行故障注入的方法,并选择了以ARM9为内核的目标芯片AT91RM9200进行设计验证,实验室环境下的测试结果表明,这种方式实现的故障注入可以不受非故障引脚的信号变化速率的影响,但故障注入过程会使内核暂时中断。本文围绕上述工作,以JTAG技术为理论基础,通过故障注入系统平台,具体针对两款嵌入式芯片进行了引脚故障注入设计实现,并验证了功能的正确性。