多核SOC片上网络性能解析建模

作     者：李晨锋 

作者单位：东南大学 

学位级别：硕士

导师姓名：陆生礼;虞建立

授予年度：2016年

学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 

主      题：片上网络 系统级建模 解析模型 排队论 流量模型 

摘      要：为了满足多媒体应用等复杂情境需求,当今片上系统(SOC)中开始集成多种不同架构的处理单元,如CPU、GPU、VPU、DMA等,形成多核异构片上系统(Heterogeneous MP-SOC)。不同处理单元通过片上网络(NOC)实现片上互联,而NOC的性能对整体系统性能至关重要。在片上网络的设计和优化过程中,当前的基于寄存器传输级(RTL)和虚拟平台(VP)层级的评估方式,虽然精确度较高,但是评估速度慢,灵活性低。相较于前面的方法,基于数学分析的解析模型的引入可以更加高效的根据互联架构的设计参数评估互联性能,为设计和优化提供参考。本文以一个具有CPU、GPU、VPU和一个内存控制器的传统多媒体设备SOC的抽象模型作为讨论对象,在传统的基于M/M/1的排队论的NOC延时解析模型的基础上,考虑了片上互联中,主设备流量的突发性,研究了使用on-off注入模型,使用2状态马尔科夫调制泊松过程(2-mmpp)作为流量注入,建立了mmpp(2)/M/1排队模型,通过网络负载参数信息的具体化,得到更加精确的网络延时。根据将改进前后的解析模型得到的性能(延时)参数同基于仿真器的模拟平台仿真结果比较,同改进前的解析模型结果相比,该改进后的解析模型在对延时的预估精确性上提升了至少15%。本文实验结果表明,通过针对性的建立相应的拓扑结构和优化主设备流量模型等方法,优化片上网络解析模型,可以有效的提升片上网络性能解析模型的精确度。同仿真器相比,片上网络性能解析模型可以在更快的时间内给出较为精确的片上网络性能评估结果,从而加快软硬件协同设计流程。