基于AVS2的高效能熵编码算法及硬件结构的设计与优化

作     者：严韫瑶 

作者单位：北京交通大学 

学位级别：硕士

导师姓名：骆丽

授予年度：2018年

学科分类：0810[工学-信息与通信工程] 08[工学] 081001[工学-通信与信息系统] 

主      题：熵编码 CABAC 码率预估 AVS2 算术编码 

摘      要：随着对信息技术的发展,视频的清晰度逐渐提高,每一帧视频包含的数据量也急剧上升。虽然随着存储设备容量的加大和传输设备带宽的加宽可以一定程度上缓解视频的存储及传输的压力,但存储和传输技术的发展仍然无法匹配日益增长的视频数据量。视频编码技术是对信源的原始视频信号直接进行压缩处理,从根本上解决了高清和超高清视频的存储和传输压力。近年来,我国大力发展具有自主知识产权的视频编码标准,AVS2作为我国新一代视频编码标准,较上一代视频编码标准AVS压缩性能提升一倍以上,可以有效地对高清和超高清视频进行压缩。但是随着压缩性能的提升,也带来了计算复杂度的增大,降低了编码效率,难以满足实时的需求。而随着硬件处理能力的提高,超大规模集成电路成为高效能编码平台的首选之一。本文以提高编码效率和降低计算复杂度为出发点,从熵编码的角度,对AVS2编码器进行算法和硬件结构的设计与优化。本文的主要内容包括:（1）从快速算法的角度:基于熵编码的编码特点,针对率失真优化中的码率产生设计快速码率预估的算法设计。对于不同语法元素的编码方式拟合相应的模型,并进行编码时间、输出码率以及峰值信噪比PSNR三方面的性能测试。测试结果表明平均编码时间可节约30.97%,平均性能损失2.2%。（2）从硬件结构的角度:基于算术编码的特点提出了 AVS2高级熵编码器的硬件设计框架。该设计采用并行高效设计,主要包含了以下5种技术:三层状态机顶层控制技术、参考数据统一管理技术、二值化算法并行化、概率模型存取管理技术和算术编码高效流水结构。本文采用verilogHDL硬件描述语言对每个模块进行RTL级电路设计,并使用modelsim进行仿真。仿真和综合的结果表明提出的AVS2高级熵编码器硬件结构可在300MHz频率下工作,满足150Mbit/s的吞吐率,可用于1920x1080@60fps的高清视频实时编码领域。