片上网络容错路由器的设计

作     者：陈玉平 

作者单位：哈尔滨工业大学 

学位级别：硕士

导师姓名：叶水驰

授予年度：2010年

学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 

主      题：片上网络 路由器 路由算法 容错 

摘      要：片上网络作为一种解决片上系统通信带宽瓶颈的新型互连方式,已经被广泛地接受。性能和容错是大规模多处理器系统互联网设计面临的两个主要问题。片上网络为解决互连结构的单点故障问题提供了良机,点到点（P2P）之间大量冗余的链路使得系统的重构成为可能。然而,片上网络中的某些部件出现故障时,网络的拓扑结构将由规则的转变成非规则的,这一方面将迫使路由算法必须进行相应的调整以适应网络拓扑结构的改变;另一方面,使得网络死锁活锁问题的解决变得更为棘手。不仅如此,容错实现技术往往是以巨大的性能降低为代价的,这使得具有容错能力的高性能通信技术成为一个极具挑战性的问题。 通过对国内外容错路由策略的研究,本文提出了一种失效模型以将失效类型的判定更加细致化,更合理的区分节点失效以及链路失效。基于此失效模型提出了一种基于2-Dmesh片上网络的无死锁容错路由算法,该算法可以动态调整以适应由于单个故障节点或单向故障链路导致的网络拓扑的改变。本文在调研国内外片上路由器研究现状的基础上,按照Top-Down的IC设计流程,完成了两个适用于不同网络负载的路由器设计。一个以高性能为设计目标,采用基于虚拟通道的设计方案,适用于高网络负载的通信系统;另一个以低开销为设计目标,采用单通道的设计方案,适用于低网络负载的通信系统。二者均采用的虫洞交换机制,基于Credit流控机制和Oldest-First仲裁机制,并执行本文提出的容错路由算法。 最后,本文利用周期精确的SystemC模拟器,通过对4×4的二维网络进行模拟,分别测量了不同节点以及链路出现失效时网络的性能损失;通过对5×5的二维网络进行模拟,将本文设计的两个路由器作了性能比较。此外,在和舰科技0.18μm工艺下,利用Synopsys综合环境来对本文的两个路由器进行硬件开销评估。