RS码、LDPC码级联编解码器的FPGA实现

作     者：田广和 

作者单位：电子科技大学 

学位级别：硕士

导师姓名：刘钊

授予年度：2010年

学科分类：080902[工学-电路与系统] 07[理学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 070104[理学-应用数学] 081101[工学-控制理论与控制工程] 0701[理学-数学] 0811[工学-控制科学与工程] 

主      题：级联编码 RS码 LDPC码 FPGA 

摘      要：差错控制编码技术是现代通信技术中的关键技术之一,在移动通信、数字电视、计算机存储等数据通信系统中得到了广泛应用。在信道条件恶劣的情况中,常采用纠错能力更强的级联编解码方法,进行差错控制。本课题以RS码、LDPC码级联编解码系统为研究对象,开发了基于PCI接口的级联纠错编解码系统接口卡。 本文的主要研究内容是基于FPGA的RS码与LDPC码的级联实现以及PCI接口控制设计。该系统由接口控制模块、RS码编解码模块、交织\解交织模块、LDPC码编解码模块以及数据缓存、存储模块组成。实现了由主机端发起写数据,经FPGA处理器处理后进行存储,后再由主机端读出的逻辑功能。 级联编解码实现是本文的重点。本文通过对级联编码理论的研究,确定了含有交织器的串行级联方案。在RS码编解码实现过程中,重点研究了RS码的译码算法;而在LDPC码的实现过程中,因其译码相对简单,故重点研究了编码算法的实现,并采用了准循环构造编码方法设计了LDPC码编码器。各功能模块采用Verilog HDL语言编程实现,并通过了功能仿真验证。 PCI接口实现是本文另一难点。本文在对PCI总线研究的基础上,采用PLX公司的PCI9054专用接口芯片实现了PCI接口逻辑控制。本文重点研究了PCI9054接口芯片的功能和开发方法,设计了局部总线接口逻辑,实现了PCI总线接口功能,并为接口卡开发了相应的驱动程序和应用程序。测试表明,该设计能够正确实现读写功能。