SDH数字交叉连接系统设计研究

作     者：华熹曦 

作者单位：山东大学 

学位级别：硕士

导师姓名：李惠军

授予年度：2007年

学科分类：0810[工学-信息与通信工程] 08[工学] 081001[工学-通信与信息系统] 

主      题：同步数字体系 专用集成电路 Verilog硬件描述语言 同步数字交叉连接设备 交叉连接矩阵 

摘      要：本文主要研究探讨同步数字体系交叉连接系统的工作原理及设计方法。 随着通信技术的发展，话音、数据和图像等多媒体通信成为热点，数据传输量以指数形式增加，这对通信传输系统的吞吐能力提出了更高的要求，使同步数字体系（SDH）网络趋于复杂，容量也越来越大。SDH数字交叉连接设备（SDXC）作为SDH传输系统的重要组成部分，是一种兼有复用、配线、保护／恢复、监控和网管的多功能传输设备，它对整个光纤系统的传输能力有着直接的影响，已经成为评价SDH系统传输能力的一个重要指标。目前国内外许多厂商都致力于SDXC系统的研究开发，代表产品如朗讯的DACSVI-2000、富士通的FLX150／600／250、上海邮电的GF155／622等。 本论文首先对介绍了同步数字体系SDH的基本知识，包括SDH的主要特点、帧结构、复用原理和设备组成，同时对同步数字交叉连接设备（SDXC）做简要介绍。在此基础上，介绍了SDH数字交叉连接系统的基本功能和模块划分，并对本论文的技术路线、设计方案和仿真环境进行了说明。论文重点对SDH数字交叉连接系统的主要模块的工作原理和设计方法进行了探讨，并进行了仿真验证。 本设计采用了基于Verilog硬件描述语言的自顶向下的设计方法，使用美国Synopsys公司的VCS工具进行功能仿真，使用该公司Design Compiler工具进行设计综合，并采用美国ALTERA公司的FPGA（Cyclone系列）EP1C6T144C8器件对系统关键模块进行了FPGA验证。 文中对SDH数字交叉连接矩阵、并行扰码／解扰码技术、指针解释技术以及帧同步数字相关器的相关理论和实现技术进行了较为系统的研究，着重阐述了SDH数字交叉连接矩阵的时隙控制器的设计原理，克服了交换颗粒单一的缺点;为克服ASIC设计难度和功耗大的问题，探讨了多位并行数字相关器的基于流水线设计方法;在分析指针工作原理的基础上，探讨了基于状态机的指针解释模块的设计，并对设计方法进行了仿真验证。