实时图像消旋与无级缩放技术研究及FPGA+DDR实现

作     者：朱孟祥 

作者单位：电子科技大学 

学位级别：硕士

导师姓名：唐普英

授予年度：2012年

学科分类：08[工学] 080203[工学-机械设计及理论] 0802[工学-机械工程] 

主      题：图像消旋 无级缩放 高分辨率 FPGA DDR SDRAM 

摘      要：近年来，随着数字图像处理技术的发展，实时图像消旋和无级缩放技术被广泛应用到各行各业，无论是红外吊舱系统、光学瞄准器等军用设备还是民用领域中生产监视、闯入告警等都离不开图像消旋和无级缩放技术。但是利用传统的图像消旋和缩放算法，图像会变得平滑，图像的边缘特征会受到破坏，这将会影响到后续的图像处理算法，因此对图像消旋和无级缩放算法的研究仍然是一个很重要的课题。 本文对图像消旋和缩放算法进行了详细分析，总结出了它们的一些共性，针对项目的实际需求，将两者的坐标变换公式和插值算法进行了融合。通过对常用插值算法的分析和比较，引入了基于边缘的梯度插值方法，并建立了相关的梯度插值模型，提出了一种将梯度插值和双线性插值有效结合的改进插值方法。最终利用Modelsim进行仿真，从仿真结果可以看出，利用改进算法，图像对比度明显提高，并且降低了单纯梯度插值带来的边缘噪声，很好的保留了图像的边缘信息。这在一定程度上验证了改进算法是可行的，可以达到项目的相关设计要求。 当前图像处理技术正朝着高分辨率的方向发展，相关的图像处理算法处理的图像数据量也会越来越大，传统硬件平台大多数使用的存储器是片内RAM、片外SRAM、片外SDRAM等。无论是从成本还是存储容量考虑，它们都很难满足项目需求;特别是某些军品设计，一味使用片内RAM作为缓存器，不仅耗费了FPGA宝贵的片内资源，而且随着高分辨率的发展要求中、低档的FPGA已经被逐渐被弃用，相应的研发成本就会提高。因此，本文提出了一种以中低档FPGA为核心处理芯片，以高速率、大容量、低成本的DDR SDRAM为缓存器的低成本、高分辨率的新型硬件平台，并且调试成功，能很好的满足实际项目的要求。 基于FPGA+DDR的架构带来了成本和存储容量上的优势，但是对DDR的读写操作是必须要克服的困难。通过调整改进算法的实现方案，以片内异步RAM为纽带，借助流水线思想，成功的实现了对DDR的读写操作，将改进算法成功的移植到新硬件平台。