一种基于MCML和TSPC的分频器设计

作     者：罗冲 

作者单位：贵州大学 

学位级别：硕士

导师姓名：梁蓓

授予年度：2015年

学科分类：0809[工学-电子科学与技术（可授工学、理学学位）] 080902[工学-电路与系统] 08[工学] 

主      题：电流模逻辑 真单相时钟 多模分频器 

摘      要：分频器作为电子系统中常处于高频段工作的基本模块,在频率综合器、正交信号生成、时钟产生、数据恢复以及高频光纤通信系统中得到广泛应用,分频器的工作状态常常成为高速电子系统工作的瓶颈之一,其特性往往对电子系统性能也有决定性的影响。论文设计的多模分频器主要采用九级级联的除2/除3单元构成。除2/除3模块的主要单元是高速触发器,在综合考虑设计中速度、面积和功耗的要求后,选择在频率较高处采用MOS电流模逻辑（Mos Current Mode Logic,MCML）结构,在频率较低处采用真单相时钟（True Single Phase Clock,TSPC）结构。针对除2/除3单元具有模块化、易于优化功耗,但实现分频比范围有限的缺点,通过添加适当的门级和输出级电路,扩宽了分频比范围,使其既能实现高速、低功耗的性能指标,也能实现宽分频比。论文基于CSMC 0.5?m CMOS工艺,工作的电源电压为2.5V,加载输入频率为0.5GHzGHz范围的时钟信号时,用Cadence Spectre仿真,仿真结果表明该多模分频器能在128～1023范围内连续变化且可以配置,满足设计要求。