基于FPGA列车通信网络设备的研究

作     者：栾帅 

作者单位：北京交通大学 

学位级别：硕士

导师姓名：谭南林

授予年度：2011年

学科分类：0810[工学-信息与通信工程] 080902[工学-电路与系统] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 081001[工学-通信与信息系统] 

主      题：通信网络 位同步 曼彻斯特码 跨时钟域 

摘      要：摘要：本文采用基于现场可编程门阵列(FPGA)设计多功能车辆总线(MVB)控制器芯片。跨时钟域传输信号的处理、MVB通信中的同步处理和曼彻斯特解码是设计控制器的关键和难点。 本文首先分析了基于FPGA跨时钟域设计的亚稳态现象。根据同步设计思想,对跨时钟域传输的信号进行同步处理,减少了亚稳态现象的出现。分析MVB通信中的帧同步和位同步。根据列车通信网络标准规定,设计了具有误差信号识别能力的帧同步模块;在研究锁相环技术及开环的位同步信号提取技术的基础上,设计了具有抗信号抖动的快速位同步模块。分析MVB通信中数据译码的问题。通过解码算法的分析,并根据MVB帧数据编码的特点,提出了以有效跳变沿为采样基准的多点采样算法,实现了帧数据的准确译码。 上述各模块的设计采用自顶向下的模块化设计方法,采用Verilog硬件描述语言设计完成,并通过QuartusⅡ集成工具和ModelSim仿真工具进行了综合和仿真测试。最终在Altera公司的EP1C3T100系列芯片中,进行了板级调试,在示波器中观察到从输入的MVB帧中得到的时钟信号和解码信号。