一种新的LDPC译码器设计

作     者：王锦山 袁柳清 WANG Jin-shan;YUAN Liu-qing

作者机构：中兴通讯股份有限公司广东深圳518057 

出 版 物：《系统工程与电子技术》 (Systems Engineering and Electronics)

年 卷 期：2008年第30卷第10期

页      面：2031-2034,F0003页

核心收录：

学科分类：0808[工学-电气工程] 0809[工学-电子科学与技术（可授工学、理学学位）] 07[理学] 08[工学] 070104[理学-应用数学] 0802[工学-机械工程] 081101[工学-控制理论与控制工程] 0811[工学-控制科学与工程] 0701[理学-数学] 

基　　金：国家"863"高技术计划基金资助课题(2006A01Z271) 

主　　题：低密度奇偶校验码 分层修正最小和译码算法 IEEE 802.16e 译码器 

摘      要：对LDPC编译码技术进行了介绍,指出LDPC译码算法可以用高度并行的结构实现,可以达到很高的译码吞吐量。提出了分层修正最小和译码算法并对该算法进行了定点仿真,仿真结果表明,该算法性能优良并且能降低迭代次数以提高吞吐量,该算法在最好情况下可以节省一半的迭代次数。设计了一种新的LDPC译码器并完成了FPGA硬件实现,这种译码器能够实现LDPC码高速译码,实现了100 Mbps的译码吞吐量。该译码器能够支持多种通信标准的LDPC码译码,从而节省系统总体成本。