咨询与建议

看过本文的还看了

相关文献

该作者的其他文献

文献详情 >Verilog基本知识(下) 收藏

Verilog基本知识(下)

作     者:夏宇闻 

作者机构:北京航空航天大学 

出 版 物:《电子产品世界》 (Electronic Engineering & Product World)

年 卷 期:2002年第9卷第1B期

页      面:87-90页

学科分类:080902[工学-电路与系统] 0809[工学-电子科学与技术(可授工学、理学学位)] 08[工学] 

主  题:VHDL 硬件描述语言 复杂数字电路设计 设计流程 软核 固核 硬核 

摘      要:Verilog HDL设计复杂数字电路的优势传统电路原理图输入法几十年前,当时所做的复杂数字逻辑电路及系统的设计规模比较小也比较简单,其中所用到的FPGA或ASIC设计工作往往只能采用厂家提供的专用电路图输入工具来进行.

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分