基于双核NiosⅡ系统的数字预失真器设计
A digital predistorter based on the dual core Nios Ⅱ system作者机构：电子科技大学电子工程学院四川成都611731
出 版 物：《电子技术应用》 (Application of Electronic Technique)
年 卷 期：2012年第38卷第6期
页 面：10-12页
学科分类：0810[工学-信息与通信工程] 08[工学] 081001[工学-通信与信息系统]
基 金：国家自然科学基金(61101173) 中央高校基本科研业务费专项资金资助(ZYGX2010J020) 粤港关键领域重点突破项目(2009205133) 四川省科技支撑计划(2010GZ0149 2009GZ0149)
主 题：FPGA数字预失真器(DPD) 功率放大器(PA) 片上可编程系统(SoPC) 双核NiosⅡ并 行递归最小二乘(RLS)算法
摘 要：设计了一种基于双核Nios Ⅱ系统的数字预失真器(DPD)。在FPGA中构建多查找表结构,实现了基于记忆多项式模型的DPD;采用双核处理器完成并行RLS算法处理,保证了DPD模型参数提取过程的执行效率。实验结果证明,该系统能够对功放的非线性进行较好补偿。
维普期刊数据库
同方期刊数据库