咨询与建议

看过本文的还看了

相关文献

该作者的其他文献

文献详情 >采用时钟屏蔽策略降低测试功耗 收藏

采用时钟屏蔽策略降低测试功耗

Clock-disabling scheme to reduce test power

作     者:胡殿伟 向东 HU Dianwei;XIANG Dong

作者机构:清华大学计算机科学与技术系北京100084 清华大学软件学院北京100084 

出 版 物:《清华大学学报(自然科学版)》 (Journal of Tsinghua University(Science and Technology))

年 卷 期:2007年第47卷第7期

页      面:1216-1219页

核心收录:

学科分类:080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术(可授工学、理学学位)] 08[工学] 

基  金:国家杰出青年基金资助项目(60425203) 国家自然科学基金资助项目(60373009) 

主  题:扫描测试 两级扫描 时钟屏蔽 冗余故障 

摘      要:为了降低每时钟周期的平均及峰值功耗,在两级扫描结构基础之上提出时钟屏蔽及它的改进策略。利用测试激励压缩条件和测试响应压缩条件对电路进行划分,在每个时钟周期激活子电路的方法来降低峰值。实验结果表明:采用改进策略测试的总功耗平均降低到全扫描的0.39%,峰值功耗平均降低到全扫描的16.26%,捕获阶段的峰值平均降低到全扫描的10.97%。从结果可以看出,采用多级时钟屏蔽策略进行电路测试,与传统的全扫描测试方法相比,测试功耗及其他影响扫描测试代价的参数均有明显的降低。

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分