MELP解码器系统的FPGA实现
Implementation of MELP decoder on FPGA作者机构：中国科学技术大学电子科学与技术系合肥230027
出 版 物：《计算机工程与应用》 (Computer Engineering and Applications)
年 卷 期：2009年第45卷第9期
页 面：74-76页
核心收录：
学科分类：08[工学] 0835[工学-软件工程] 081202[工学-计算机软件与理论] 0812[工学-计算机科学与技术（可授工学、理学学位）]
摘 要：低比特率混合激励线性预测(MELP)算法的复杂性使得MELP声码器系统的实时实现比较困难。根据MELP声码器的算法,提出了一种新的基于现场可编程门阵列(FPGA)实现整个解码器系统的单片方案,并在FPGA平台上完成了对整个系统的验证。该系统主要包括NiosII微处理器和自定义IP模块,通过自定义IP弥补了NiosII处理器运算能力的不足。实验结果表明,实现了MELP解码系统的实时处理。
维普期刊数据库
同方期刊数据库