基于去抖动的JK触发器实验设计
Experimental design of JK flip-flop based on debouncing circuit作者机构:湖北民族学院科技学院湖北恩施445000 湖北民族学院湖北恩施445000
出 版 物:《现代电子技术》 (Modern Electronics Technique)
年 卷 期:2016年第39卷第4期
页 面:128-131页
学科分类:080902[工学-电路与系统] 0809[工学-电子科学与技术(可授工学、理学学位)] 08[工学]
基 金:湖北省教育厅科学研究计划指导性项目(B2015108)
主 题:Protues软件 JK触发器 时钟信号 去抖动电路
摘 要:JK触发器是一种功能完善且应用很广泛的触发器。在实验中,JK触发器实验虽然用Protues软件仿真能顺利完成,但是在实验箱上连接电路却不能得到预期的正确结果,这是开关抖动造成的。在此引入一种改进的电路:在时钟信号产生电路中引入由基本RS锁存器构成的去抖动电路,其可以有效地消除触点抖动造成的实验结果错误和误触发,得到与理论完全一致的结果。