3阶锁相环路接收机的设计与实现
Design and implementation of third-order PLL receivers作者机构：哈尔滨工程大学信息与通信工程学院黑龙江哈尔滨150001
出 版 物：《应用科技》 (Applied Science and Technology)
年 卷 期：2008年第35卷第10期
页 面：17-19,23页
学科分类：08[工学] 0835[工学-软件工程] 0802[工学-机械工程] 080201[工学-机械制造及其自动化]
摘 要：低阶锁相环跟踪频率斜升信号时产生的稳态相差致使环路失锁,接收机无法锁定载波信号.针对这一问题提出一种具有3个零极点的3阶锁相环路,其产生零稳态相差,对含有多普勒频移的载波信号具有较好的锁定效果.给出3阶锁相环参数设计公式.使用频率预测预置锁相环中心频率使环路快速捕获信号,利用FFT及卡尔曼滤波方法提高频率预测的精度,采用FPGA实现3阶载波接收机.结果显示,3阶PLL可稳定跟踪载波信号.
维普期刊数据库
同方期刊数据库