用于射频SOC芯片的低噪声高电源抑制比LDO

作     者：温晓珂 谈熙 闵昊 WEN Xiaoke;TAN Xi;MIN Hao

作者机构：复旦大学专用集成电路重点实验室上海201203 

出 版 物：《固体电子学研究与进展》 (Research & Progress of SSE)

年 卷 期：2011年第31卷第3期

页      面：274-279,285页

核心收录：

学科分类：080903[工学-微电子学与固体电子学] 0808[工学-电气工程] 0809[工学-电子科学与技术（可授工学、理学学位）] 080902[工学-电路与系统] 08[工学] 0805[工学-材料科学与工程（可授工学、理学学位）] 0702[理学-物理学] 

基　　金：国家高技术研究发展计划(863计划)资助项目(2009AA011605) 核高基重大专项资助项目(2009ZX01031-003-002) 

主　　题：无片外电容 低压降线性稳压器 噪声 电源抑制比 

摘      要：设计了一种能够为射频芯片提供低噪声、高PSRR、全集成LDO。采用SMIC 0.18μm RF工艺实现,芯片有效面积0.11 mm^2。测试结果表明:当输出电流从0跳变为20 mA时,最大Ripple为100 mV,稳定时间2μs;当输出电流为20mA,频率到1 MHz的情况下,PSRR-30 dB;从1～100 kHz的频率范围内输出电压积分噪声为21.4μVrms;在整个工作电压范围内(2.1～3.3 V)输入电压调整率0.1%;在整个输出电流的范围内(0～20 mA),负载调整率0.44%;LDO消耗了380μA的电流(其中Bandgap消耗了260μA的电流)。