SOC芯片DFT研究与设计

作     者：杨兵 魏敬和 王国章 虞致国 YANG Bing;WEI Jing-he;WANG Guo-zhang;YU Zhi-guo

作者机构：中国电子科技集团公司第58研究所无锡214035 

出 版 物：《电子与封装》 (Electronics & Packaging)

年 卷 期：2009年第9卷第1期

页      面：28-31,45页

学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 

主　　题：系统芯片 边界扫描设计 存储器测试 扫描链 可测性设计 

摘      要：文章首先介绍了SOC系统的DFT设计背景和DFT的各种测试机理,包括基于功能的总线测试机理、基于边界扫描链的测试机理、基于插入扫描电路的测试机理以及基于存储器自测试的测试机理。然后以某专用SOC芯片为例提出了SOC电路的DFT系统构架设计和具体实现方法。主要包括:含有边界扫描BSD嵌入式处理器的边界扫描BSD设计,超过8条内嵌扫描链路的内部扫描SCAN设计,超过4个存储器硬IP的存储器自测试MBIST,以及基于嵌入式处理器总线的功能测试方法。最后提出了该SOC系统DFT设计的不足。