10Gbps LDPC编码器的FPGA设计

作     者：袁瑞佳 白宝明 童胜 Yuan Rui-jia;Bai Bao-ming;Tong Sheng

作者机构：西安电子科技大学综合业务网国家重点实验室西安710071 通信网信息传输与分发技术重点实验室石家庄050002 

出 版 物：《电子与信息学报》 (Journal of Electronics & Information Technology)

年 卷 期：2011年第33卷第12期

页      面：2942-2947页

核心收录：

学科分类：07[理学] 08[工学] 070104[理学-应用数学] 081101[工学-控制理论与控制工程] 0701[理学-数学] 0811[工学-控制科学与工程] 

基　　金：新一代宽带无线移动通信网重大专项(2009ZX03003-011 010ZX03003-003) 国家自然科学基金(60972046 61001130) 通信网信息传输与分发技术重点实验室开放课题(ITU-U1007)资助课题 

主　　题：低密度奇偶校验(LDPC)码 编码器 高吞吐量 

摘      要：该文针对准循环双对角结构的低密度奇偶校验(LDPC)码,提出了一种基于FPGA的高吞吐量编码器实现方法。提出了一种快速流水线双向递归编码算法,能显著提高编码速度;同时设计了一种行间串行列间并行的处理结构计算中间变量,在提高编码并行度的同时可有效减少存储资源的占用量;设计还针对多帧并行编码的情况优化了存储结构,有效复用了数据存储单元和RAM地址发生器,进一步提高FPGA的资源利用率。对一组码长为2304的IEEE 802.16e标准LDPC码,在Xilinx XC4VLX40芯片上,该方法可实现时钟频率200 MHz,信息吞吐量达10 Gbps以上的编码器,且占用不超过15%的芯片逻辑资源和50%左右的RAM存储资源。