一种实现末位校正的Pipelined ADC设计
A Pipelined A/D converter with lowest-bit calibration作者机构：四川大学物理科学与技术学院微电子技术四川省重点实验室成都610064
出 版 物：《四川大学学报（自然科学版）》 (Journal of Sichuan University(Natural Science Edition))
年 卷 期：2010年第47卷第1期
页 面：91-96页
核心收录：
学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 07[理学] 070205[理学-凝聚态物理] 08[工学] 080501[工学-材料物理与化学] 0805[工学-材料科学与工程（可授工学、理学学位）] 0702[理学-物理学]
摘 要：设计了一个基于CSMC 0.5μm 2P3M CMOS工艺的Pipelined ADC.改进了末位量化的算法,通过对最低位的输出进行校正来消除误码,提高转换的精度.并优化设计了全电路的OTA模块,在增加一级单元的情况下,控制功耗为75 mW.在3.3 V电压供电的情况下,可以处理2V范围的输入电压,无杂散动态范围(SFDR)达到67.1 dB.
维普期刊数据库
同方期刊数据库