基于FPGA的模板滤波IP核的设计与实现
Design and implementation of template filtering IP core based on FPGA作者机构:深圳大学光电工程学院广东深圳51860
出 版 物:《深圳大学学报(理工版)》 (Journal of Shenzhen University(Science and Engineering))
年 卷 期:2018年第35卷第6期
页 面:622-628页
学科分类:0810[工学-信息与通信工程] 12[管理学] 1201[管理学-管理科学与工程(可授管理学、工学学位)] 08[工学] 0802[工学-机械工程] 081002[工学-信号与信息处理] 0702[理学-物理学] 0812[工学-计算机科学与技术(可授工学、理学学位)]
基 金:国家自然科学基金资助项目(51775352) 广东省自然科学基金资助项目(2014A030313550)~~
主 题:图像处理 卷积运算 现场可编程门阵列 模板滤波 IP核 卷积结构
摘 要:在数字图像处理过程中,二维模板卷积是一种重要的操作.提出一种基于现场可编程门阵列(field programmable gate array,FPGA)的可变模板滤波IP (intellectual property)核的设计方法,通过参数化的循环例化移位寄存器构建可灵活调整窗口大小的缓存结构,采用只读寄存器(read-only memory,ROM)载入模板滤波系数,并利用加法树模块实现快速累加.相比传统组合扩展方法,本设计充分节约了硬件资源,简化了电路设计,提供了便捷的调用接口,只需修改参数便可灵活调整卷积结构,适用于任意窗口大小、任意模板系数、任意图像大小和数据位宽的卷积运算,具有良好的通用性和可维护性.