基于有限状态机的SRAM分区地址发生器的设计与实现
Design and implementation of SRAM partition address generator based on finite state machine作者机构：广西科技大学电气与信息工程学院广西柳州545006
出 版 物：《广西科技大学学报》 (Journal of Guangxi University of Science and Technology)
年 卷 期：2018年第29卷第4期
页 面：74-78页
学科分类：08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）]
主 题：分区地址发生器 多通道数据分区存储 有限状态机 存储方法 FPGA
摘 要：根据多通道数据按分时方式保存于同一随机存储器中的不同分区空间的需求,设计了一种基于有限状态机设计方法的存储器分区地址产生电路.本文以8 Mb的SRAM为设计对象,采用有限状态机方式对随机存储器的读写地址的产生进行控制.将SRAM的存储空间划分为320×240的4个分区,每个分区空间的写地址不是连续产生而是以逐行扫描方式产生,使得4个通道的数据能够准确存储于对应分区的每个存储单元内.设计的顶层文件在QuartusⅡ软件环境下进行编译和时序仿真.仿真结果表明:采用有限状态机方法设计的分区地址产生电路能正确地实现SRAM分区地址的产生,并具有容易拓展的优点,为高速数据的存储工作方法提供了新的思路.
维普期刊数据库
同方期刊数据库