高可靠微处理器结构与实现(英文)
The Architecture and Implementation of a High Reliable Processor作者机构:西北工业大学航空微电子设计中心陕西西安710072 北京微电子技术研究所北京100076
出 版 物:《微电子学与计算机》 (Microelectronics & Computer)
年 卷 期:2006年第23卷第7期
页 面:78-81,85页
学科分类:080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术(可授工学、理学学位)] 08[工学]
主 题:容错 三模冗余(TMR) 错误纠一检二(SEC-DED) 可靠性
摘 要:文章介绍了抗单粒子翻转容错处理器NBHARK的结构与实现,采用了改进的优化奇权重列编码方法纠检寄存器文件的瞬时错误。提出了多种有效方法提高整个处理器可靠性,如三模冗余内部临时寄存器,三模冗余时钟,片上EDAC,奇偶校验,强制cache缺失等。该芯片在smic0.18μmCMOS工艺投片。辐射试验表明,粒子注入(50,000)引起的单粒子翻转错误均成功纠正。试验采用252Cf辐射源,3.5uCi,以及***2/mg平均LET进行。