基于高效抽取滤波器的数字下变频设计
Scheme for digital down converter based on decimation filters with high efficiency作者机构:华中科技大学电子与信息工程系湖北武汉430074
出 版 物:《华中科技大学学报(自然科学版)》 (Journal of Huazhong University of Science and Technology(Natural Science Edition))
年 卷 期:2006年第34卷第6期
页 面:14-17页
核心收录:
学科分类:0810[工学-信息与通信工程] 08[工学] 081001[工学-通信与信息系统]
主 题:数字下变频 现场可编程门阵列 数字本振 梳状滤波器 半带滤波器 查表法
摘 要:对数字下变频各个模块的构成及原理进行了研究,提出了一种基于高效抽取滤波器的实现方案,用查表法产生数字混频所需的高采样率的数字本振信号,用梳状滤波器和半带滤波器级联实现数字下变频的抽取和滤波.方案中多处使用了查表法,它相对于传统方法有节省资源,速度快,易于实现的优点.设计中调用了ALTREA参数化模块库中的资源,充分利用了芯片的硬件资源,从而提高了运算速度.还给出了半带滤波器的一个设计实例.该方案已通过FPGA验证.