咨询与建议

看过本文的还看了

相关文献

该作者的其他文献

文献详情 >基于自适应门控时钟的CPU功耗优化和VLSI设计 收藏

基于自适应门控时钟的CPU功耗优化和VLSI设计

Power optimization and VLSI design of CPU based on adaptive clock-gating

作     者:卜爱国 余翩翩 吴建兵 单伟伟 Bu Aiguo;Yu Pianpian;Wu Jianbing;Shan Weiwei

作者机构:东南大学国家专用集成电路系统工程研究中心南京210096 

出 版 物:《东南大学学报(自然科学版)》 (Journal of Southeast University:Natural Science Edition)

年 卷 期:2015年第45卷第2期

页      面:219-223页

核心收录:

学科分类:080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术(可授工学、理学学位)] 08[工学] 

基  金:江苏省"青蓝工程"资助项目 

主  题:低功耗 自适应时钟门控 流水线阻塞 

摘      要:提出了一种CPU的功耗优化方法,即通过自适应时钟门控来解决CPU中由于流水线阻塞、浮点处理器(FPU)和多媒体协处理器空闲所导致的动态功耗浪费.首先,设计了模块级自适应时钟门控单元,并通过芯片内部硬件电路来自动监测上述模块是否空闲,模块空闲时时钟关闭,从而消除了不需要的时钟翻转带来的模块内部动态功耗消耗.然后,将自适应时钟门控单元应用于国产处理器Unicore-2中,对其流水线阻塞、FPU和多媒体协处理器空闲的产生进行功耗优化.最后,基于TSMC 65 nm工艺下已流片芯片的网表和寄生参数文件,通过反标芯片的波形获得电路翻转率,并用Prime Time PX工具进行了功耗仿真.仿真结果表明,利用本方法运行Dhrystone,Whestone和Stream三个典型测试程序时可获得18%-28%的功耗收益,其面积代价可以忽略,并对CPU性能没有影响.

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分