具有高效缓冲策略的运动估计阵列处理器结构
Architecture of Processor Array for Motion Estimation with Efficient Cache Scheme作者机构：西安交通大学电信学院西安710049 西安电子科技大学通信工程学院西安710071
出 版 物：《计算机学报》 (Chinese Journal of Computers)
年 卷 期：2006年第29卷第10期
页 面：1772-1779页
核心收录：
学科分类：08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）]
基 金：国家自然科学基金(60572045) 国家教育部高等学校博士点基金(20050698033) 微软亚洲研究院合作项目基金(2005.7-2007.7)部分资助
主 题：运动估计 块匹配 阵列处理器 趄大规模集成电路 视频编码 全搜索算法
摘 要：基于改进的线性处理器阵列,提出了一种用于全搜索运动估计的阵列处理器结构,它可以并行执行运算而只要求串行的数据输入.分析表明这种结构不仅执行效率高,而且内部缓冲区很小.由于其简单的结构和规则的数据流,它可以方便地在FPGA器件中实现,用作实时编码器的协处理器.
维普期刊数据库
同方期刊数据库