高清晰度电视信道接收芯片的可测试性设计
Testability Feature of an HDTV Channel Receiver Chip作者机构：上海交通大学区域光纤通信网与新型光通信系统国家重点实验室上海200030
出 版 物：《上海交通大学学报》 (Journal of Shanghai Jiaotong University)
年 卷 期：2002年第36卷第6期
页 面：817-819页
核心收录：
学科分类：080903[工学-微电子学与固体电子学] 0810[工学-信息与通信工程] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学]
主 题：高清晰度电视 信道接收芯片 大规模集成电路 可测试性设计 片载内存 边界扫描测试 电检测电路
摘 要：高清晰度电视 ( HDTV)信道接收芯片 ( 8VSB)的测试策略主要包括全速全扫描的内部测试、片载内存的自检测 ( BIST)以及 IEEE1 1 49.1边界扫描测试 .该芯片总共有 2× 1 0 6个晶体管 ,集成有大量的片载内存 ,并在总体设计时间与实现成本上都有约束 ,给测试工作带来了额外的负担 .讨论了如何使用 DFT技术为该芯片提供高可靠性的测试 ,从实现结果来看 ,到达了芯片代工厂对测试向量总数与测试覆盖率的要求 。
维普期刊数据库
同方期刊数据库