采用编译增强技术改进高密度FPGA设计效率
Increasing High-Density FPGA Design Productivity Using Incremental Compilation作者机构：Altera公司
出 版 物：《电子产品世界》 (Electronic Engineering & Product World)
年 卷 期：2005年第12卷第09B期
页 面：96-98页
学科分类：080902[工学-电路与系统] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学]
主 题：编译增强技术 FPGA 现场可编程门阵列 逻辑密度 嵌入式处理器 数字信号处理
摘 要：现场可编程门阵列(FPGA)体系创新以及向90nm工艺技术的过渡显著提高了FPGA的密度和性能.FPGA设计人员不仅需要更高的逻辑密度和性能,还要求具有嵌入式处理器、数字信号处理(DSP)模块以及其他硬件IP结构等复杂的器件功能.但是,由于FPGA设计规模越来越大、越来越复杂,为了能够抓住稍纵即逝的市场机会,设计人员必需尽快完成其设计.
维普期刊数据库
同方期刊数据库