一种高速增益单元存储器的内建自测试方案

作     者：严冰 解玉凤 袁瑞 林殷茵 YAN Bing;XIE Yufeng;YUAN Rui;LIN Yinyin

作者机构：复旦大学专用集成电路与系统国家重点实验室上海201203 

出 版 物：《固体电子学研究与进展》 (Research & Progress of SSE)

年 卷 期：2012年第32卷第2期

页      面：192-197页

核心收录：

学科分类：080903[工学-微电子学与固体电子学] 0808[工学-电气工程] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 0805[工学-材料科学与工程（可授工学、理学学位）] 0702[理学-物理学] 

基　　金：国家自然科学基金项目(61006016) 863项目(2008AA031401 2011AA010404) 

主　　题：内建自测试 增益单元 嵌入式动态随机存储器 

摘      要：介绍了一种用于测试高速增益单元嵌入式动态随机存储器的内建自测试方案。该方案包括了指令集设计和体系结构设计。四级指令流水线的引入使全速测试成为可能。该设计方案可以通过执行不同的测试指令,对待测存储器执行多种类型的测试,从而达到较高的故障覆盖率。该内建自测试模块被集成在了一个存储容量为8kb的增益单元嵌入式动态随机存储器芯片中,并在中芯国际0.13μm标准逻辑工艺下进行了流片验证。芯片测试结果表明,该内建自测试方案可以在多种测试模式下对待测存储器执行全速测试,提高了测试速度,降低了对自动测试设备的性能要求,提高了测试的效率。