一种比特平面并行处理的零树编码结构
A bit plane-parallel VLSI architecture for zero tree coding作者机构：西安电子科技大学计算机学院陕西西安710071 西安电子科技大学ISN国家重点实验室陕西西安710071
出 版 物：《电路与系统学报》 (Journal of Circuits and Systems)
年 卷 期：2005年第10卷第5期
页 面：23-26页
核心收录：
学科分类：0810[工学-信息与通信工程] 08[工学] 081001[工学-通信与信息系统]
摘 要：提出了比特平面并行处理的零树编码结构。根据内嵌编码的零树结构,指出每一个比特平面的编码信息可以同时获得,从而给出了并行的零树编码结构。与现有的结构相比,该结构具有并行度高,没有中间缓冲等特点。实验结果表明,处理速度有明显提高,图像质量可满足大多数应用要求。
维普期刊数据库
同方期刊数据库