基于FPGA的CRC算法的串行和并行实现

作     者：肖艳艳 何晓雄 XIAO Yanyan;HE Xiaoxiong

作者机构：合肥工业大学电子科学与应用物理学院安徽合肥230009 

出 版 物：《合肥工业大学学报（自然科学版）》 (Journal of Hefei University of Technology：Natural Science)

年 卷 期：2016年第39卷第10期

页      面：1362-1366页

学科分类：0810[工学-信息与通信工程] 08[工学] 081001[工学-通信与信息系统] 

基　　金：中科院重点实验室开放课题资助项目(IIMDKFJJ-13-06 IIMDKFJJ-14-04) 

主　　题：循环冗余校验码 串行算法 并行算法 超高速集成电路硬件描述语言 现场可编程逻辑门阵列 

摘      要：在数字数据通信系统中,由于信道传输特性不理想以及噪声等干扰,常常会出现一些异常情况。因此,通常在数据通信中添加循环冗余校验(cyclic redundancy check,CRC)码,可以大幅度提高通信的可靠性。文章在论述串行CRC实现的基础上,对电路结构提出了改进的方案,实现了基于现场可编程逻辑门阵列(field programmable gate array,FPGA)的CRC的串行2、4、8位和并行算法,并用超高速集成电路硬件描述语言(very-high-speed integrated circuit hardware description language,VHDL)实现CRC校验,将实验结果下载到DE2,验证了方案的可行性。