一种3μmCMOS/SOS工艺的可靠性分析
出 版 物:《微电子学》 (Microelectronics)
年 卷 期:1987年第6期
页 面:61-67+86页
主 题:mCMOS/SOS 失效率 对数正态模型 阵列 工艺变化 CMOS 加速应力试验 可靠性分析
摘 要:1981年以来,在新泽西州普林斯顿的RCA微电子中心(MEC)和RCA实验室开展了先进的短沟道CMOS/SOS阵列的研究。在200℃的保持温度下,通过了高温加速应力试验。可比较迅速地估价一种新工艺的可靠性。试验时电路一半输入加正电源电压而另一半接地。其中加速应力试验的结果与器件分析一致,可用来计算失效率,并明确了随时间变化的介质击穿(TDDB)是主要的失效机理,而没有观察到CMOS/SOS技术独特的失效机理。