亚毫微秒领域低延迟-功率乘积的改进反馈ECL门
〈Title〉Improved Feedback ECL Gate with Low Delay-Power for the Subnanosecond Regico出 版 物：《计算机研究与发展》 (Journal of Computer Research and Development)
年 卷 期：1978年第1期
页 面：54-57页
主 题：射极电阻 基本单元 亚毫微秒 传播延迟 ECL 毫瓦 氧化隔离 介质隔离 摆幅 转换特性 电压增益 功耗 组装密度 乘积
摘 要：反馈ECL门是很适合于作为高速LSI电路的基本单元。遗憾的是,对于较高电压摆幅,这种门有一个降低抗干扰的滞后(hystersis)。本文将从理论上论证如何消除滞后,以及如何用射极电阻来优化转换特性。对于这种门,用目前已有工艺的参数来模拟评价,其功耗为1.6毫瓦,传播延迟时间小于0.6毫微秒。
同方期刊数据库