不完美硬件实现对下行NOMA短包通信的影响
Impact of imperfect hardware implementation on downlink NOMA short packet communication作者机构:兰州大学信息科学与工程学院甘肃兰州730000
出 版 物:《系统工程与电子技术》 (Systems Engineering and Electronics)
年 卷 期:2025年第47卷第1期
页 面:296-306页
核心收录:
学科分类:080904[工学-电磁场与微波技术] 0810[工学-信息与通信工程] 0809[工学-电子科学与技术(可授工学、理学学位)] 08[工学] 080402[工学-测试计量技术及仪器] 0804[工学-仪器科学与技术] 081001[工学-通信与信息系统]
主 题:非正交多址接入 硬件损伤 信道估计误差 不完美连续干扰抵消 短包通信
摘 要:为了实现超可靠低延时通信(ultra-reliable and low latency communication,URLLC),研究在Naka-gami-m和莱斯衰落信道下硬件损伤(hardware impairment,HI)、信道估计误差(channel estimation error,CEE)以及不完美连续干扰抵消(successive interference cancellation,SIC)对下行两用户非正交多址接入(non-orthogonal multiple access,NOMA)短包通信(short packet communication,SPC)系统性能的影响。首先,给出两种信道下用户的平均块错误率(block error rate,BLER)表达式。其次,在用户的平均BLER要求限定下,提出一种联合优化功率分配和导频序列长度的优化算法。最后,仿真结果验证了理论推导的准确性,并表明HI、CEE和不完美SIC对NOMA SPC系统性能具有大的影响;为了NOMA SPC系统实现URLLC,存在一个功率分配和导频序列长度的折中优化。