紧耦合冗余计算机的总线架构
The Bus Architecture of Tightly - coupled Redundant computer作者机构：西安微电子技术研究所西安710054
出 版 物：《微电子学与计算机》 (Microelectronics & Computer)
年 卷 期：2000年第17卷第1期
页 面：10-12页
学科分类：08[工学] 0825[工学-航空宇航科学与技术] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）]
摘 要：设计满足高可靠性、长寿命的容错空间计算机，总线架构的设计是重要的内容。总线架构的选择是直接影响到整机的可靠性、数据通量、所能够覆盖的错误集合、能够支持的容错方式等重要的方面。文章尝试比较分析三种适用于紧耦合冗余计算机的总线架构，即串行链控制方式、并行控制方式以及全连接控制方式。
维普期刊数据库
同方期刊数据库