6加数并行加法器及扩展接口的研究
Research on a Parallel Adder with 6 Binary Addends and Its Interface作者机构：阜阳师范学院物理与电子科学学院安徽阜阳236041 合肥工业大学应用物理系安徽合肥230009
出 版 物：《微电子学与计算机》 (Microelectronics & Computer)
年 卷 期：2009年第26卷第12期
页 面：27-30页
学科分类：08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）]
基 金：安徽省高校省级自然科学研究资金项目(2006KJ042B)
摘 要：提出了一种6个加数的并行加法器及其接口扩展的研究方案.论述了所提新型加法器的工作原理和过程,同时描述了接口扩充思想.最后,采用MAX+PLUSⅡ对设计电路进行了模拟验证.实验结果说明了所提加法器的设计合理性,也证明了该加法器对6个加数的计算比采用串行累加更快.
维普期刊数据库
同方期刊数据库