50G PON场景下高速LDPC编码器设计

作     者：孙邦 李祥辉 张艳 肖进胜 

作者机构：电子信息学院武汉大学 烽火通信科技股份有限公司 

出 版 物：《光通信研究》 (Study on Optical Communications)

年 卷 期：2024年

学科分类：07[理学] 08[工学] 070104[理学-应用数学] 081101[工学-控制理论与控制工程] 0803[工学-光学工程] 0701[理学-数学] 0811[工学-控制科学与工程] 

主　　题：无源光网络 数字电路设计 低密度奇偶校验码 高速编码器 

摘      要：【目的】低密度奇偶校验码（LDPC）由于接近香浓限的纠错性能取代里德-所罗门码（RS）成为50G无源光网络（PON）场景下新的前向纠错码，但是由于其本身编码以及协议中译码矩阵的高复杂性使其难以在硬件上实现，【方法】文章首先改进了R. Urbanke（RU）编码算法使其支持译码矩阵的列交换，在此基础上设计了三段式流水高速编码架构，资源消耗小，不需要等到收集完固定长度的信息位，编码时延小，能够支持任意码型，同时针对丢失指示等异常情况进行了健壮性设计。【结果】基于统一验证方法学（UVM）验证，代码覆盖率达到98%，编码器能够正确处理协议规定的3种码型，应对各种异常情况，在Intel Stratix 10 FPGA开发板上进行FPGA原型验证，4个编码器的逻辑资源占用只有14%，数据吞吐量达到50Gbps。【结论】文章提出的改进RU编码算法和三段式流水高速编码架构在硬件实现中以低延时和低资源消耗实现了50Gbps的数据吞吐量，能够正确处理协议规定的所有码型并有效应对各种异常情况，为50G PON场景中的LDPC编码器的硬件部署提供了一种高效可行的解决方法，具有重要的应用前景。