一种用于体域网接收机的多路缓冲器设计

作     者：韩泽浩 蒋大海 李政 单强 魏子辉 肖津津 黄水龙 HAN Zehao;JIANG Dahai;LI Zheng;SHAN Qiang;WEI Zihui;XIAO Jinjin;HUANG Shuilong

作者机构：中国科学院微电子研究所新一代通信射频芯片技术北京市重点实验室北京100029 中国科学院大学北京100029 

出 版 物：《微电子学》 (Microelectronics)

年 卷 期：2024年第54卷第3期

页      面：395-403页

学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 

基　　金：国家重点研发计划资助项目(2019YFB2204500) 

主　　题：开关阵列 CMOS工艺 缓冲器 体域网 

摘      要：设计了一种基于0.35μm CMOS工艺的多通道缓冲器电路,该电路可用于多路接收机中的输出级,以改善输出级的驱动能力。为了应对多路接收机输出端多路缓冲器的设计需求,电路以多个缓冲器为核心,结合多级寄存器、开关阵列,使芯片具备可编程功能。该电路利用多级寄存器每一级的控制信号,实现了在传输过程中通道、缓冲器的切换,控制信号可以采用串行、并行两种传输方式写入。电路的测试结果表明,芯片具备串行、并行两种指令写入方式的功能,缓冲器的-3 dB带宽达到36 MHz,压摆率达到330 V/μs。