并行行旁路乘法器的设计与实现
A Design and Implementation of Parallel Row Bypassing Multiplier作者机构：太原科技大学计算机科学与技术学院山西太原030024 太原师范学院计算机科学与技术系山西太原030012
出 版 物：《微电子学与计算机》 (Microelectronics & Computer)
年 卷 期：2012年第29卷第8期
页 面：134-137页
学科分类：08[工学] 081202[工学-计算机软件与理论] 0812[工学-计算机科学与技术（可授工学、理学学位）]
基 金：山西省重点学科专项基金项目-加权自动机在信息处理中的应用(20101029)
摘 要：为了进一步降低乘法器运算过程中的延迟,减少功耗,在行旁路乘法器的基础上进一步优化,提出一种并行行旁路(PRB)乘法器,并用有限状态机进行了实现.在行旁路的基础上,通过对乘数进行重新编码并行输出部分积,使乘法运算中产生的部分积数量减少,提高运算速度;利用有限状态机实现PRB乘法器,有效减少了电路中逻辑元件的数量,降低了功耗.在Quartus平台上进行的仿真表明PRB乘法器在整体性能上有较大的改善.
维普期刊数据库
同方期刊数据库