基于分段线性模型针对传输线脉冲瞬态干扰信号的芯片协同防护设计方法
Chip Collaborative Protection Design Method Based on Piecewise Linear Model for Transmission Line Pulse Transient Interference Signal作者机构:北京航空航天大学电子信息工程学院北京100191
出 版 物:《电子与信息学报》 (Journal of Electronics & Information Technology)
年 卷 期:2023年第45卷第9期
页 面:3263-3271页
核心收录:
学科分类:080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术(可授工学、理学学位)] 08[工学]
基 金:电磁兼容传导敏感性时域测试系统(61427803) TSV三维集成电路与电路板电磁敏感度行为级协同分析方法研究(61271044)。
摘 要:随着电子设备向小型化、高密度和高速的趋势发展,集成电路作为电子设备的基本核心单元也朝着这一方向发展,由此带来了越来越严重的电磁兼容问题。其中静电放电问题越来越引起设计者、制作者和使用者的重视。该文利用传输线脉冲(TLP)方法对芯片进行测试,获取了器件在应对静电放电干扰时的伏安特性数据。基于TLP测试数据应用分段线性建模方法构建了芯片应对静电放电干扰的模型。该文还根据二极管的等效电路及其数据手册的伏安特性数据构建了瞬态电压抑制(TVS)二极管模型,并通过TLP测试进行验证。同时,结合上述两个模型,开展了芯片静电放电干扰的协同防护设计方法研究,并应用实例验证了芯片的协同防护设计方法的可行性。该方法实现了用仿真模拟的方式进行芯片的协同防护设计,能够节约设计成本和时间。