一种低功耗时钟树综合的寄存器聚类方法
A Register Clustering Method for Low-power Clock Tree Synthesis作者机构:长沙理工大学物理与电子科学学院湖南长沙410114 湖南毂梁微电子有限公司湖南长沙410003
出 版 物:《湖南大学学报(自然科学版)》 (Journal of Hunan University:Natural Sciences)
年 卷 期:2023年第50卷第8期
页 面:147-152页
核心收录:
学科分类:080903[工学-微电子学与固体电子学] 0808[工学-电气工程] 080802[工学-电力系统及其自动化] 0809[工学-电子科学与技术(可授工学、理学学位)] 08[工学] 0835[工学-软件工程] 0812[工学-计算机科学与技术(可授工学、理学学位)]
基 金:柔性电子材料基因工程湖南省重点实验室开放基金(202015)
摘 要:随着集成电路制造工艺的进步与芯片集成度的提升,对于低功耗芯片的需求越来越大.时钟网络功耗占芯片总功耗的40%以上,优化时钟网络的功耗已成为高性能集成电路设计中最重要的目标之一.本文提出了一种新的寄存器聚类方法来生成时钟树的叶级拓扑结构,通过限制群组的扇出、负载和范围,对寄存器进行合理分组,减少了缓冲器的插入数目和总布线长度,有效降低时钟网络功耗.将该方法整合到传统的时钟树综合(CTS)流程中,在ISCAS89基准电路上测试并分析其有效性.实验结果表明,该寄存器聚类方法在不影响时钟树最大延时的情况下,有效减少了时钟网络20%以上的功率耗散和20%以上的时钟偏移.