基于FPGA的内置并行CRC校验的UART
Implementation of UART with Parallel CRC Based on FPGA作者机构:中科院研究生院 中科院电子学研究所北京100190
出 版 物:《自动化与仪表》 (Automation & Instrumentation)
年 卷 期:2013年第28卷第2期
页 面:30-32,40页
学科分类:0810[工学-信息与通信工程] 08[工学] 081001[工学-通信与信息系统]
主 题:可编程门阵列 循环冗余校验 并行计算 同步校验 VHD L 串行异步收发器
摘 要:基于串行异步收发器(UART)的通信中经常用到循环冗余校验(CRC),常见的CRC校验电路多为串行校验,校验所需时钟周期较多,基于查找表或输入矩阵转换的并行算法,需要存储余数表,占用大量的硬件资源。该文利用输入和校验多项式的逻辑关系,成功地将基于字节的并行CRC校验算法运用于UART控制器中,在Xilinx公司的可编程门阵列(FPGA)芯片上验证通过,可实现连续多个字节校验。校验一个bit需要1/8时钟周期,降低了校验所需时钟频率,提高了通信的效率,保证了通信的可靠性。