静态随机存储器低泄漏设计技术
Low Leakage Design Techniques for SRAM作者机构：工业和信息化部软件与集成电路促进中心北京100846 国家基础地理信息中心北京100830
出 版 物：《电子器件》 (Chinese Journal of Electron Devices)
年 卷 期：2012年第35卷第6期
页 面：764-766页
学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学]
摘 要：随着CMOS工艺发展,高性能SoC的泄漏功耗占整体能耗的比例越来越大,内嵌存储器的泄漏是整体泄漏的主要来源,有两方面原因:(1)芯片内嵌的静态随机存储器SRAM容量越来越大;(2)每次访存操作时SRAM仅小部分阵列工作,大部分存储阵列处于非工作状态。总结SRAM低泄漏的电路设计技术,并总结工艺发展对于低泄漏设计技术的挑战。
维普期刊数据库
同方期刊数据库