5加数并行加法器及其进位接口
Parallel Adder with Five Addend and Its Carry Interface作者机构：阜阳师范学院物理与电子科学学院阜阳236041 合肥工业大学应用物理系合肥230009
出 版 物：《计算机工程》 (Computer Engineering)
年 卷 期：2010年第36卷第1期
页 面：251-252,259页
核心收录：
学科分类：08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）]
基 金：安徽省高校省级自然科学研究基金资助项目(2006KJ042B)
摘 要：传统加法器在处理多操作数累加时,必须进行多次循环相加操作。针对该问题设计5操作数并行加法器及其高速进位接口。电路采用多操作数并行本位相加和底层进位级联传递的方式,在一定程度上实现多操作数间的并行操作,减少相加次数。模拟结果验证了该加法器的设计合理性,证明其能缩短累加时间、提高运算效率。
维普期刊数据库
同方期刊数据库