万兆网卡设计中PCIE 4.0接口信号完整性仿真分析
Simulation Analysis of PCIE 4.0 Interface Signal Integrity in 10 Gigabit Network Card Design作者机构:中科芯集成电路有限公司江苏无锡214072
出 版 物:《电子与封装》 (Electronics & Packaging)
年 卷 期:2022年第22卷第12期
页 面:31-39页
学科分类:0810[工学-信息与通信工程] 08[工学] 081001[工学-通信与信息系统]
主 题:PCIE 4.0 信号完整性 回波损耗 插入损耗 眼图
摘 要:由于目前已有的PCIE接口信号完整性仿真精度和可靠性较低,建立了一种新的PCIE 4.0信号通道链路模型和仿真分析方法。通过仿真软件POWERSI对万兆网卡PCB建立×4 PCIE 4.0信号通道链路模型;利用已建立的模型在ADS软件中进行时域、频域和回环仿真;对仿真得到的回波损耗、插入损耗和眼图进行分析,判断PCIE 4.0信号走线是否满足设计要求。通过该方法得到的8对PCIE 4.0差分信号的回波损耗均小于-6 dB,插入损耗均大于-28 dB,眼图的眼宽和眼高均大于0.3 UI和15 mV,满足PCIE 4.0协议规范的要求,与已有的仿真结果相比,该方法的可靠性更高。