低复杂度LDPC码信息瓶颈量化译码器设计
Design of a low complexity information bottleneck quantization decoder for LDPC codes作者机构:西安电子科技大学综合业务网理论及关键技术国家重点实验室陕西西安710071 西安邮电大学电子工程学院陕西西安710121 阿里巴巴集团浙江杭州311121
出 版 物:《西安电子科技大学学报》 (Journal of Xidian University)
年 卷 期:2022年第49卷第5期
页 面:76-83页
核心收录:
学科分类:07[理学] 08[工学] 070104[理学-应用数学] 081101[工学-控制理论与控制工程] 0701[理学-数学] 0811[工学-控制科学与工程]
基 金:国家自然科学基金(61871029) 陕西省自然科学基金(2021JM-465)
主 题:低密度校验码 量化 信息瓶颈算法 前后向算法 迭代译码
摘 要:近年来,信息瓶颈方法已经被成功应用于低密度校验码量化译码器的设计当中,所设计的量化译码器仅需4 bit量化位宽就能逼近双精度和积译码算法的性能。此外,信息瓶颈译码器只需处理无符号整数,且可使用查表来替代复杂的校验节点运算,适宜于硬件实现。然而,现有的低密度校验码信息瓶颈译码器所需的查表次数与节点度数的平方成正比,不利于在含有高度数节点的低密度校验码(如有限几何低密度校验码和高码率低密度校验码)中应用。为了解决这一问题,提出了一种基于前后向算法的低密度校验码信息瓶颈量化译码器设计方案。在所提方案中,基于前后向算法的节点运算可以分为3个步骤:前向查表,后向查表以及输出外信息。为了降低存储空间,可以精心地设计使得前向查表和后向查表复用同一套表格行。在输出外信息时,节点充分利用了前向查表与后向查表时产生的中间结果,有效地避免了消息的重复计算,使得译码所需要的查表次数与节点度数呈线性关系。仿真结果验证了所提低密度校验码信息瓶颈量化译码器设计方案的有效性。