基于双锁相环的数据采集时钟电路设计及验证

作     者：刘智 高国栋 岳军会 曹建社 杜垚垚 麻惠洲 何俊 叶强 唐旭辉 李宇鲲 杨静 魏书军 LIU Zhi;GAO Guodong;YUE Junhui;CAO Jianshe;DU Yaoyao;MA Huizhou;HE Jun;YE Qiang;TANG Xuhui;LI Yukun;YANG Jing;WEI Shujun

作者机构：中国科学院高能物理研究所北京100049 中国科学院大学北京100049 

出 版 物：《核技术》 (Nuclear Techniques)

年 卷 期：2022年第45卷第10期

页      面：34-40页

核心收录：

学科分类：08[工学] 082701[工学-核能科学与工程] 0827[工学-核科学与技术] 

基　　金：国家自然科学基金(No.11975254)资助 

主　　题：数据采集 双锁相环 抖动滤除 ADC信噪比 

摘      要：基于模数转换器(Analog-to-Digital Converter,ADC)的数字测量系统,对采样数据的信噪比具有较高要求;在各项因素中,采样时钟的抖动对信噪比的影响最为突出。为滤除输入时钟的抖动,采用德州仪器双环路PLL架构的LMK04610芯片,设计了基于双锁相环的时钟电路;经测试,可以把频率为62.475 MHz源时钟大于7 ps的抖动降低到2 ps以下输出频率为499.8 MHz的时钟信号;提供给ADC芯片采样,其采样数据信噪比接近理论值。双锁相环滤除抖动方案,效果良好,可以为数字测量系统设计人员提供借鉴。