咨询与建议

看过本文的还看了

相关文献

该作者的其他文献

文献详情 >基于动态卡诺图对时序逻辑电路设计方法的优化 收藏

基于动态卡诺图对时序逻辑电路设计方法的优化

Optimization of Sequential Logic Circuit Design Method Based on Dynamic Karnaugh Map

作     者:王芳 黄德聪 裴楠 杨千城 邹雨欣 Wang Fang;Huang Decong;Pei Nan;Yang Qiancheng;Zou Yuxin

作者机构:浙江艺术职业学院戏剧影视学院杭州310053 浙江工业大学信息工程学院杭州310023 

出 版 物:《科技通报》 (Bulletin of Science and Technology)

年 卷 期:2022年第38卷第5期

页      面:27-30页

学科分类:08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术(可授工学、理学学位)] 

基  金:浙江省省属高校基本科研业务费资助(项目编号:QNTD20210006) 浙江艺术职业学院2021年青年教师科研团队培育项目研究成果 

主  题:时序逻辑电路 动态卡诺图 驱动方程 状态方程 

摘      要:在传统数字电路设计中,在保证逻辑功能正确的前提下,尽可能简化逻辑函数表达式以获得最简的电路。在目前国内的一些主要教材中,介绍时序逻辑电路设计时,当获得触发器的状态方程后,都是将状态方程和所选用的触发器的特性方程进行人为比较,得到触发器的驱动方程,这样获得的激励函数并不能保证一定是最简的,常常还需要进行某些修正。本文提出动态卡诺图的概念,利用触发器的状态变化来填写卡诺图,给出了J、K触发器的动态卡诺图化简技术和设计方法,这种设计方法解决了传统时序电路设计中卡诺图画包围圈不能遵循包围圈最大原则的问题。

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分