面向光通信应用的CMOS 28 Gbps低功耗高抖动容限CDR电路设计
A CMOS 28 Gbps Low Power and High Jitter Tolerance CDR Circuit in Optical Communication Applications作者机构:空军工程大学信息与导航学院西安710077 空军工程大学防空反导学院西安710051
出 版 物:《空军工程大学学报(自然科学版)》 (Journal of Air Force Engineering University(Natural Science Edition))
年 卷 期:2022年第23卷第2期
页 面:77-82页
核心收录:
学科分类:08[工学] 080104[工学-工程力学] 0815[工学-水利工程] 0801[工学-力学(可授工学、理学学位)]
主 题:高速串行接口 时钟数据恢复电路 压控振荡器 窄带缓冲器
摘 要:为了解决光模块中高功耗芯片恶化激光调制器性能,以及解决收发端时钟基准偏差导致误码率高的问题,设计了一款低功耗高抖动容限的时钟数据恢复电路(CDR)。通过采用压控振荡器(VCO)型全速时钟的CDR系统架构和电感峰化的时钟缓冲技术,降低了CDR芯片的功耗;通过在CDR积分通路中引入零点补偿电阻,提高了CDR的抖动容限。该CDR采用CMOS 65nm工艺设计和1.1V电源供电,后端仿真结果表明:当CDR电路工作在28Gbps时,功耗是2.18pJ/bit,能容忍的固定频差是5 000ppm,恢复时钟的抖动峰峰值是5.6ps,抖动容限达到了设计指标,且满足CIE-25/28G协议规范。